

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-160905

(43)Date of publication of application : 07.06.1994

(51)Int.Cl.

G02F 1/136
H01L 29/784

(21)Application number : 04-317544

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing : 26.11.1992


(72)Inventor : NAKATANI NORIO

(54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION

(57)Abstract:

PURPOSE: To prevent the deterioration by the electrolytic corrosion of ITO and Al and to simplify the process by covering the gate lines with gate insulating films and providing gate terminals consisting of ITO via the contact of the gate insulating films.

CONSTITUTION: The gate lines 53 are terminated just before the gate terminals 64 while these lines are held coated with the gate insulating films 56. The gate terminals 64 which are provided on the gate insulating films 56 and consist of the ITO and the gate line 53 are connected via contact holes 65 with Mo and Al. The gate terminals 64 are formed in the same stage as the stage for forming the display electrodes 57 and the contact of the gate lines 53 and the gate terminals 64 are formed simultaneously with the source and drain electrodes 62, 63 of transistors. The connecting electrodes 66 may be made of materials other than Mo and may be made of high melting metallic Ta, etc., capable of preventing electrolytic corrosion. The Mo is, however, used for connection of a-Si and the Al electrodes 62, 63 and, therefore, there is no need for deliberately using the materials other than the Mo.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-160905

(43) 公開日 平成6年(1994)6月7日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/136	5 0 0	9018-2K		
H 0 1 L 29/784		9056-4M	H 0 1 L 29/78	3 1 1 A

審査請求 未請求 請求項の数4(全7頁)

(21) 出願番号 特願平4-317544

(22) 出願日 平成4年(1992)11月26日

(71) 出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72) 発明者 中谷 紀夫

大阪府守口市京阪本通2丁目18番地 三洋
電機株式会社内


(74) 代理人 弁理士 西野 卓朗

(54) 【発明の名称】 液晶表示装置およびその製造方法

(57) 【要約】

【目的】 大画面、高密度の液晶パネルを安価で達成し、端子およびラインの変質を防止することを目的とする。

【構成】 ゲートライン(53)を、ゲート端子(64)手前で終端させ、このラインを含めた全面にはゲート絶縁膜(56)が覆われている。またこのゲート絶縁膜上には、ITOより成るゲート端子(64)が設けられ、この端子とゲートラインの間は、高融点金属で接続されている。



1

【特許請求の範囲】

【請求項1】 透明に絶縁性基板上に設けられたA1よりなるゲートおよびこのゲートと一体で予定のゲート端子位置の手前で終端したゲートラインと、このゲート、ゲートラインおよびゲート端子位置を含めた前記絶縁性基板上に設けられたゲート絶縁膜と、前記ゲートに対応するこのゲート絶縁膜上に設けられたノンドープの第1の非単結晶シリコン膜および高濃度にドーピングされた第2の非単結晶シリコン膜と、前記ゲートを構成とするトランジスタのドレインに対応する前記第2の非単結晶シリコン膜とコンタクトしたドレイン電極と一体で前記ゲートラインと交差する方向に延在されたドレインラインと、前記ドレインラインと前記ゲートラインで囲まれた領域に設けられたITOよりなる表示電極と、この表示電極と同一材料より成り、前記ゲート端子位置に設けられたゲート端子と、前記表示電極と前記トランジスタのソースに対応する前記第2の非単結晶シリコン膜をコンタクトしたソース電極と、前記ゲート端子位置手前にあるゲートラインの一部を露出したコンタクトホールを介し、前記ゲートラインを前記ゲート絶縁膜上に延在させる高融点金属より成る接続電極と、前記接続電極の表面を覆う被覆電極とを少なくとも有することを特徴とした液晶表示装置。

【請求項2】 前記コンタクトホールで露出される部分を除いて前記ゲートラインは陽極酸化膜が設けられる請求項1記載の液晶表示装置。

【請求項3】 前記ソースおよびドレイン電極は、前記接続電極および前記被覆電極と同一材料で、MoおよびA1が積層されている請求項1記載の液晶表示装置。

【請求項4】 透明な絶縁性基板上に、予定のゲート端子手前で終端し、ゲートと一体の複数本のゲートラインをA1で形成する工程と、前記ゲートラインの前面またはコンタクト領域を除いて表面に陽極酸化をおこなう工程と、前記絶縁性基板上にゲート絶縁膜、ノンドープの第1の非単結晶シリコン膜および高濃度にドーピングされた第2の非単結晶シリコン膜を積層し、前記ゲートを構成とするトランジスタの活性領域に対応する第1および第2の非単結晶シリコン膜をアイランド状に残す工程と、前記ゲート絶縁膜上にITOで表示電極およびゲート端子を形成する工程と、前記ゲートラインの終端を露出するコンタクトホール、トランジスタのソースおよびドレインにMoを設ける工程と、前記トランジスタのソース、ドレインおよびコンタクトホールからゲート端子までの領域にA1電極を設ける工程とを少なくとも有することを特徴とした液晶表示装置。

2

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、液晶表示装置およびその製造方法に関するものである。

【0002】

【従来の技術】 一般にa-Siやp-SiのTFTを用いた液晶表示装置は、低コスト化を達成することが重要な課題の1つである。一方、ゲート材料としては、Cr、Cu、AuおよびAl等が色々と採用または実験されている。しかし今後パネルが大画面になることを考えると、抵抗の大きいCrは好ましくなく、また安定性を考えるとAlやAuしか残らなくなる。特にAlはAuに比べて非常に低価格であるので、今後Alをゲートに採用した液晶表示装置が研究されるであろう。しかも好ましくはTFTの必須構成要素、例えばゲート用のAl、ゲート絶縁膜用のSiNxまたは/およびSiO₂、a-Si、表示電極の透明電極およびソース（ドレイン）電極のAlのみで全て（端子やその他の構成要素）を構成すべきである。

【0003】 例えばAlをゲートとして採用したものは、特開平3-232274号公報がある。まず図6のように、ガラス基板（1）にCrによるゲート端子（2）を形成し、ゲート（3）、補助容量電極（4）をAlで形成する。ここでゲートと一体でゲートラインが形成され、補助容量電極と一体で補助容量ラインが形成される。

【0004】 続いてゲート端子（2）等の非陽極酸化部分にホトレジスト（5）を残し、図7のように、Al電極（3）、（4）を陽極酸化する。この結果、Al電極の表面には、酸化アルミニウム（6）が形成される。更にプラズマCVDによりシリコン窒化膜（7）膜を形成している。続いて、図8のように、プラズマCVDにより、ノンドープのa-Si（8）およびPがドーピングされたN⁺型a-Si（9）が連続して形成され、続いてエッチングにより少なくともTFT部が残される。また酸化インジウム等の透明電極材料により表示電極（10）が形成されるとともに、ゲート端子の部分に被着される。

【0005】 最後に、図9のように、ドレインラインを兼ねるドレイン電極（11）およびソース領域と表示電極（10）を電気的に接続するソース電極（12）が形成される。またここでは図を省略したが、パシベーション膜、配向膜が形成される。一方対向基板には、カラーフィルター、遮光膜、対向電極および配向膜が設けられ、2つのガラス基板がスペーサを介して所定間隔に設定され、周辺をシールするとともに中に液晶が注入されて形成されている。

【0006】

【発明が解決しようとする課題】 前述の工程では、ゲート端子（2）にCr、ゲートラインにはAlを用いてい

るために、このCrの成膜およびエッチング工程等が増加し、プロセス工程が長くなる問題を有していた。またCrを省略し、ゲートライン(3)のAlをゲート端子(2)まで延在させると、Alが大気にさらされて変質する問題もあった。

【0007】

【課題を解決するための手段】本発明は前述の課題に鑑みて成され、第1にゲートライン(53)をゲート絶縁膜(56)で覆われたままゲート端子(64)手前で終端させ、ゲート絶縁膜(56)の上に設けたITOより成るゲート端子(64)とゲートライン(53)をコンタクトホール(65)を介してMoとAlで接続することによって解決するものである。

【0008】またゲート端子(64)は、表示電極(57)の形成工程と同一工程で形成し、ゲートライン(53)とゲート端子(64)のコンタクトは、トランジスタのソース、ドレイン電極(62)、(63)の形成工程と同時に形成することで解決するものである。

【0009】

【作用】Alよりなるゲートライン(53)は、ゲート絶縁膜(56)のSiNx膜で完全に覆われているので、大気にさらされることなく安定した状態で維持でき、またゲート端子(64)は、酸化等の変質が起こりにくい物質であるITOで成るのでやはり安定した状態で得られる。一方、AlとITOは、直接接触すると電池作用により両者が解け出すが、AlとITOの間にはMoが介在しているので、この電池作用を抑制でき、安定したコンタクトを達成できる。

【0010】またゲート端子(64)は、表示電極(57)の形成と同一工程でなり、また表示電極(57)とゲートライン(53)のコンタクトは、ソース(ドレイン)電極(62)、(63)と同一工程で成るため、端子形成をトランジスタの形成工程と共用でき、プロセス数を減少させることができる。

【0011】

【実施例】まず図5に本液晶表示装置の構成を示す。全ての図面が統一されているが、波線で破断された左側は、TFTの部分を示した断面図であり、右側は、ゲート端子の部分である。また補助容量端子の部分も右側と基本的には同一であるので、ここでは特に図示しなかった。

【0012】まずガラス基板(51)があり、この上にはAlを使ったゲート(52)、これと一体のゲートライン(53)、補助容量電極(54)、これと一体の補助容量ラインがある。またこれらのAl電極は、陽極酸化法により表面に酸化アルミニウムによる絶縁層(55)が設けられている。また、これらを含むガラス基板(51)全面には、ゲート絶縁膜であるシリコン窒化膜(56)が約2000Å～約3000Åの厚さで設けられる。前記補助容量電極(54)と一部が重畳し、ゲ

ートライン(53)および後述するドレインラインで囲まれた領域には、透明電極材料、ITOよりなる表示電極(57)があり、この表示電極の近傍にTFT(58)が設けられている。

【0013】TFTは、ゲート(52)を一構成とし、活性層域に対応するSi窒化膜(56)の上には、ノンドープのa-Si(59)およびN⁺型にドープされたa-Si(60)が設けられる。このa-Siは、島状にエッチングされており、N⁺型a-Si(60)は、チャンネル領域がエッチングされソース領域とドレイン領域に分離されている。またソースとドレインの間には、チャンネルのエッチングストッパーとしてSiNx膜よりなる半導体保護膜(61)が設けられていてもよい。またソース領域に対応するN⁺型a-Si(60)と表示電極(57)をコンタクトするソース電極(62)、ドレイン領域に対応するN⁺型a-Si(60)からドレインラインに延在するドレイン電極(63)が設けられている。

【0014】ここでゲート端子(64)の手前には、陽極酸化されたAlによりなるゲートライン(53)が延在されており、ゲート端子(64)とゲートライン(53)を接続するためにコンタクトホール(65)が開けられている。このホール(65)は、Alが露出されており、この露出部からゲート端子が形成される領域まで、Moよりなる接続電極(66)が設けられ、更にこの上にAlよりなる被覆電極(67)が設けられている。

【0015】また図面では省略をしたが、全面にはパシベーション膜が必要によっては設けられ、この上に配向膜が設けられている。一方、このガラス基板との間に液晶を注入するために、対向基板が設けられ、カラーフィルター、遮光膜、対向電極および配向膜が設けられる。また両基板を所定間隔に設定するためにスペーサが設けられ、中には液晶が注入されている。

【0016】本構成の特徴は、前記ゲート端子(64)をITOで構成することにある。ITOは、酸化等の影響を受けず安定した膜を維持できるので、変質のないゲート端子を構成できる。しかしITOとAlは、電池作用により、この境界部において電蝕不良を発生するので、ゲート端子手前でゲートライン(53)を終端させ、このライン(53)と端子(64)をMoで接続して、この電蝕を防止している。ここで接続電極(66)は、Mo以外のものでもよく、電蝕を防止できる高融点金属Ta等でもよい。しかしa-SiとAl電極(62)、(63)の接続のためにMoを使用しているので、敢えてMo以外のものを使用することもなく、かえてこれによって成膜工程が共用できるためプロセス数を減少できるメリットを有する。

【0017】次に図1乃至図5を用いて第1の製造方法を説明してゆく。まず図1のように、ガラス基板(5

5

1) を用意し、ゲート (52)、このゲートと一体のゲートライン (53)、補助容量電極 (54)、この補助容量電極と一体の補助容量ラインを形成する。ここでゲートラインおよび補助容量ラインは、図5からも判るように、ガラス基板の周辺に形成されるゲート端子および補助容量端子の手前まで延在される。

【0018】ここでゲート (52) およびゲートライン (53) の材料としては、大画面のパネルのために Al を採用している。次に前記コンタクトホール (65) に

対応する領域にレジスト (70) を形成した後に、前記ラインを陽極酸化し、ラインの表面に酸化アルミニウム (55) を形成する。この段階では、このコンタクトホールに対応するゲート表面には、このレジストが形成されているために酸化膜は形成されない。

【0019】方法としては、ゲートラインおよび補助容量ラインの一端と水溶液内に入った Pt 電極間に直流電圧を印加し、水溶液としては、酒石酸、アンモニウムおよびエチレングリコールが混ぜ合わされているものが使われる。この酸化アルミニウムの膜厚は、1400 Å 程度形成される。また膜質の改善のために 200°C 程度で熱処理してもよい。

【0020】次に図2のように、前記レジスト (70) を除去した後に、全面にゲート絶縁膜 (56) のなるシリコン窒化膜 (56)、ノンドープの a-Si (59) および半導体保護膜 (61) となるシリコン窒化膜をプラズマ CVD 法で連続して形成し、半導体保護膜をパターンニングする工程がある。ここでゲート絶縁膜は、約 3000 Å 程度、a-Si は、1000 Å 程度および半導体保護膜は、約 2000 Å 程度である。

【0021】続いて、図3のように、N⁺型にドープされた a-Si (60) をプラズマ CVD 法で形成し、その後、TFT (58) の活性領域周囲およびチャンネル領域を同時にエッチングし、このあとで ITO を被着しパターンニングする工程がある。ここでは、ITO は、表示電極 (57)、ゲート端子 (64) および補助容量端子を形成する。

【0022】続いて図4のように、コンタクト (65) を形成するために、ゲート絶縁膜 (56) をドライエッチングする工程がある。図4では、ゲートラインのみが示されているが、補助容量端子手前でやはりコンタクトが開けられている。最後に図5に示すように、全面に電極材料を被着し、ソース電極 (62)、ドレイン電極 (63) と一体のドレインライン、およびコンタクトホール (65) を埋めた電極 (Mo の接続電極 (66)、Al よりなる被覆電極 (67)) がパターン化される。

【0023】以下の工程の詳細な説明は、特に特徴がないため簡略するが、全面にパシベーション膜が必要により設けられ、配向膜が設けられる。また対向基板には、

6

カラーフィルター、遮光膜、対向電極および配向膜が形成される。対向基板に形成されるこれらの積層順は、特にないが、配向膜が一番外側になったほうがよい。本製造方法の特徴は、ゲート端子 (64) を表示電極と同一材料の ITO で構成し、ゲートライン (53) とゲート端子 (64) とのコンタクトを、ソース電極やドレイン電極と同一工程、同一材料で形成することにある。従って、従来のように端子に Cr を用いるのと異なり、工程数を減少できる。

【0024】またゲートラインの Al は、ゲート絶縁膜に覆われ、コンタクト (65) 形成の時にだけ露出されるので、Al の変質等を防止できる。

【0025】

【発明の効果】以上の説明からも明らかなように、ゲートラインはゲート絶縁膜で覆われており、またこのゲート絶縁膜のコンタクトを介して ITO より成るゲート端子が設けられている。従って、ゲートラインは大気中にさらされることがなく、しかも ITO は酸化等の影響を受けないので、ゲートからゲート端子に至る全領域の信頼性を向上させることができる。

【0026】また ITO と Al は、ゲート絶縁膜の下層と上層に設けられ、接触することがないため電蝕等での変質を防止でき、しかも a-Si とトランジスタの Al 電極の間に設けられた Mo で、ゲート端子とゲートラインの接続が共用できるので、プロセスの簡略化も達成できる。

【図面の簡単な説明】

【図1】本発明の製造方法を説明する断面図である。

【図2】本発明の製造方法を説明する断面図である。

【図3】本発明の製造方法を説明する断面図である。

【図4】本発明の製造方法を説明する断面図である。

【図5】本発明の液晶表示装置の断面図である。

【図6】従来の製造方法を説明する断面図である。

【図7】従来の製造方法を説明する断面図である。


【図8】従来の製造方法を説明する断面図である。

【図9】従来の液晶表示装置の断面図である。


【符号の説明】

- 51 ガラス基板
- 52 ゲート
- 53 ゲートライン
- 55 陽極酸化膜
- 56 ゲート絶縁膜
- 57 表示電極
- 59 ノンドープの a-Si
- 60 N⁺型の a-Si
- 62 ソース電極
- 63 ドレイン電極
- 65 コンタクトホール


【図1】




【図2】




【図3】




【図4】




【図6】




【図5】



【図7】



【図8】



【図9】

